采用反馈清“0”零法设计一个模N=8的加法计数器，multisim

电脑 2024-12-15

用74LS161设计模N=8的加法计数器,用反馈清零法。

用这个例子改一下就成8进制的了，状态图到0111回到0000

祝你好运！

设计一个8位加法计数器电路（0.1....7循环）用t触发器实现，求个电路图

参考上图模5计数器，删去2输入与非门，电路就是一个模8计数器，Y(QcQbQa)=000,001,010......110,111,000........。

用JK触发器作为存储原件，设计一个模8加1计数器。求逻辑电路图。

逻辑电路图：

预置输入先置0，取Q(N)的输出做置数信号，在(N+1)的时钟前沿Q输出同步归零，这是完全同步计数，是同步计数器的正确用法。比较两种方法可知，设计N进制计数器时，清零法的反馈信号是（N+1），控制端是置零CR' ；置数法的反馈信号是 N ，控制端是置数LD' 。

扩展资料：

简单的逻辑电路通常是由门电路构成，也可以用三极管来制作，例如，一个NPN三极管的集电极和另一个NPN三极管的发射极连接，这就可以看作是一个简单的与门电路，即：当两个三极管的基极都接高电平的时候，电路导通，而只要有一个不接高电平，电路就不导通。

任何时刻输出信号的逻辑状态仅取决于该时刻输入信号的逻辑状态，而与输入信号和输出信号过去状态无关的逻辑电路。

由于组合逻辑电路的输出逻辑状态与电路的历史情况无关，所以它的电路中不包含记忆性电路或器件。门电路是组合逻辑电路的基本单元。当前组合逻辑电路都已制成标准化、系列化的中、大规模集成电路可供选用。

参考资料来源：百度百科-逻辑电路

求74LS192 用复位法及预置法设计模8加法计数器，需产生进位C。设计过程、状态转换图和逻辑电路图

用74LS192，采用复位法改成8进制计数器，当计数到8时，Q3为1，作为复位信号接到复位端MR，即可复位回0。所以，最大数是7，则利用Q2Q1Q0=111经与非门输出低电平作为进位C信号。逻辑图即仿真图如下。

反馈置数法，同样利用Q3产生置数信号加到PL端，进位信号同上。采纳后给第二个逻辑图。

加法计数器74LS161

用同步加法计数器74LS161（或74LS160）和二4输入与非门74LS20构成百以内任意进制计数器，并采用LED数码管显示计数进制。采用555定时器构成多谐振荡电路，为同步加法计数器提供时钟输入信号。例如，采用同步加法计数器74LS 161构成60进制加法计数器的参考电路如图2所示。图2 分析整个电路，可以将所需的逻辑功能设计过程分为三个部分，即加法计数器的设计，555定时器组成的多谐振荡器的设计，以及LED数码管显示进制的设计。 1. 加法计数器设计（清零法） 74LS161为十六进制四位二进制加法计数器，异步清零，同步置数。设计60进制的加法计数器，采用清零法。60用二进制表示为0

标签：理工学科编程语言数学计数器信息技术